Оцифровка електроніки, інтеграція комп’ютерних пристроїв у пристрої на рівні компонентів (і прийняття там вирішальної ролі) висуває нові вимоги: бездоганна (співпраця) робота багатьох мільйонів комп’ютерних схем (арифметика, пам’ять, вбудована периферія ) там, на місці, компонент повинен перевірятися на повній швидкості нормальної роботи. Програму та дані, що визначають роботу комп'ютера, також слід вводити та модифікувати після встановлення у пристрій, можливо через деякі точки підключення механічно закритого пристрою. Всі ці заходи повинні бути виконані на будь-якому етапі життєвого циклу деталі/пристрою (чіп у зрізі Si, інкапсульована деталь, зібрана панель на виробничій лінії, пристрій у користувача під час роботи або під час обслуговування).

країв

Техніка граничного сканування (JTAG) дозволяє задовольнити перелічені вимоги. Логічний стан найважливіших точок (терміналів схеми, арифметичного блоку, сховища програм) з точки зору роботи інтегральної схеми можна контролювати за допомогою простих схемних блоків (так званих осередків моніторингу краю). змінити (програму). Осередки для моніторингу краю (наприклад, на терміналах компонентів на малюнку 1) з'єднані у формі крокового реєстру. Частка (вимога до схеми/поверхні) схем технології контролю краю в інтегральній схемі є незначною (приблизно 1 ppm), але вона може бути використана для виконання всіх завдань програмування тестів, які користувачі мають щодо пристроїв. Серія стандартів IEEE-1149.x визначає загальні напрямки діяльності з тестування та програмування (конфігурації) цього компонента для розробників схем та пристроїв, а також інженерів-випробувачів та ІТ-фахівців. Сьогоднішні компоненти LSI-VLSI, які майже коротко називають JTAG, майже незмінно тестуються, і розробники пристроїв повинні встановити мінімальні підключення та підключення, необхідні для їх використання (так звані роз'єми TAP).

На додаток до панельного пристрою, потрібен лише простий інтерфейсний блок (рис. 2), який підключає сигнали шини JTAG до зовнішнього комп'ютера. Процес введення програми входить, запускається та оцінює її результати на зовнішньому комп’ютері.

Техніка моніторингу фронту може бути використана для перевірки з'єднань між компонентами, внутрішньої роботи схем, правильності адресації пам'яті, функціональності трафіку даних через роз'єм і навіть функціональної можливості неребрового моніторингу підсхеми (так звані кластери). Цей прийом дозволяє використовувати на панелі флеш-пам’яті та схеми FPGA відповідно. програмування мікроконтролерів, поетапна налагодження мікроконтролерів (хоча ці факти чітко не зазначені багатьма компаніями-компонентами, вони лише згадують програмування компонентів та контроль виконання в своїх документах).

Серія стандартів JTAG відповідає бурхливому розвитку технології цифрових схем: тестування граничного контролю ємнісних з'єднувальних з'єднань між високошвидкісними цифровими схемами називається IEEE-1149.6.

Дуже важливим варіантом для тестування схем VLSI є програмний пакет Core Commander від JTAG Technologies (Нідерланди). Тестову програму можна завантажити на мікроконтролер пристрою, що перевіряється, за допомогою методу граничного контролю, який мікроконтролер виконує на повній робочій швидкості, перевіряючи таким чином пам’ять та периферійні блоки всередині мікросхеми. Програмний пакет JTAGLive Buzz допомагає інженерам-випробувачам працювати: після мінімальної підготовки програма "виявляє" порядок, в якому компоненти моніторингу краю підключені до шини, перевіряє з'єднання. Ці - по суті, програмні засоби тестування відкривають великі перспективи під час експлуатації та обслуговування.